─── 2021 PAPERS ───
1.Reduced Asymmetric Memory Window Between Si-Based n- and p-FeFETs With Scaled Ferroelectric HfZrOx and AlON Interfacial Layer
Hao-Kai Peng, Tien-Hong Kao, Yu-Cheng Kao, Pin-Jiun Wu, and Yung-Hsien Wu*
IEEE Electron Device Letters, vol. 42, no. 6, pp. 835-838, 2021.
目前的電腦運算建構在傳統馮諾伊曼(von Neumann)架構，數據資料
必須在運算單元與記憶體間進行反覆的傳輸，不僅限制運算效能，更造成
大量的能量耗損。記憶體內運算(In-Memory Computing)乃至於次世代仿
大腦運作的神經形態運算(neuromorphic computing)均是突破馮諾伊曼
限制的運算架構，而這些創新的運算架構極為仰賴新型態記憶體的開發。
由於鐵電記憶體(Ferroelectric Memory, FeFET)實現多位階(multi-level
cell)、突觸權重(synaptic weight)調整對稱性、精準性、元件均勻性、操
作速度、功率消耗與積體電路製程相容性相較於其他新形態記憶體極具
有競爭優勢，因此近年來受到學界與業界高度的矚目。
儘管鐵電記憶體的效能已有相當程度的提升，但n型與p型鐵電記憶體極
不對稱的記憶視窗(memory window)卻大幅限制了鐵電記憶體在記憶體內
運算或神經形態運算的應用。有鑒於此，清華大學工程與系統科學系巫勇
賢教授團隊與國家同步輻射研究中心吳品鈞研究員團隊提出在矽晶圓上以
前瞻的氮氧化鋁(AlON)介面層整合5 nm超薄的HfZrOx鐵電層應用至n型與
p型鐵電記憶體，不僅有效地克服了記憶體記憶視窗差距過大的問題，也確
認p型鐵電記憶體具有更為優異的可靠度表現。
此研究成果對於擴展鐵電記憶體的應用範圍並提高記憶體電路設計彈性
/多樣性有相當大的助益，不僅刊登於IEEE Electron Device Letters期刊，更
獲選為該期刊2021年6月的期刊封面(Journal Cover)與編輯精選(Editor’s Pick)
。值得一提的是IEEE Electron Device Letters是微電子元件領域的頂尖期刊
，在國際間享有權威的學術聲望與廣大的影響力，也是IEEE Electron Device
Society所發行的旗艦期刊。該期刊以每個月一期的方式出刊，每年約刊登
450篇來自於全世界頂尖研究團隊關於半導體元件的研究成果。每一期僅有
一篇論文可獲選為期刊封面，在所有刊登的論文中獲選率低於3 %。
2. Recognizing Spatiotemporal Features by a Neuromorphic Network with Highly Reliable Ferroelectric Capacitors on Epitaxial GeSn Film
Hao-Kai Peng, Yu-Kai Huang, Chuan-Pu Chou, and Yung-Hsien Wu*
ACS Appl. Mater. Interfaces, vol. 13, pp. 26630-26638, 2021.
3. Enabling large memory window and high reliability for FeFET memory by integrating AlON interfacial layer
Hao-Kai Peng, Chi-Yu Chan, Kuen-Yi Chen, and Yung-Hsien Wu*
Appl. Phys. Lett., vol. 118 no. 10, p.103503,2021.
4. High Speed and Large Memory Window Ferroelectric HfZrO2 FinFET for High-Density Nonvolatile Memory
Siao-Cheng Yan , Guan-Min Lan, Chong-Jhe Sun, Ya-Han Chen, Chen-Han Wu , Hao-Kai Peng, Yu-Hsien Lin , Yung-Hsien Wu , and Yung-Hsien Wu*
IEEE Electron Device Letters, vol. 42, no. 9, pp.1307-1310, 2021
5. HfZrOx-Based Switchable Diode for Logic-in-Memory Applications
Ruei-Wen Kao, Hao-Kai Peng, Kuen-Yi Chen, and Yung-Hsien Wu*
IEEE Trans. on Nanotechnology, vol. 68, pp. 545-549, 2021
6. Improved Contact Resistivity and Transconductance for Sub-10 nm FinFET Technology by Laser-Induced Contact Silicide
Guan-Ting Lai, Hao-Kai Peng, Yi-Fan Chen, Shih-Chieh Teng , Chuan-Pu Chou, Yu-Cheng Kao, Pin-Jiun Wu,
and Yung-Hsien Wu*
IEEE Trans. on Nanotechnology, vol. 20, pp. 761-764, 2021
